电荷分享，只不过由此产生的电荷变化量很快被运算放大器10的反馈作用所补偿，采样电容上的信号实际上经历了一个保持一跳变一恢复的过程。本发明列缓冲器的创新之处就在于:一是运算放大器10工作点的提前建立；二是利用了运算放大器10、采样电容的负反馈作用，使得采样保持电容上的信号即使改变后仍能恢复。
[0045]本发明列缓冲器利用提前建立工作点消除了采样电容和栅寄生电容间的电荷分享，在【背景技术】里指出的列缓冲器的kick-back效应是由于运算放大器工作点的较大变化(从休眠到使能)引入的，理论上讲，运算放大器工作点的提前建立，应该能同时也消除kick-back效应，然而，通过仔细分析运算放大器结构，事实上并非如此。如图8所示三种结构运算放大器，如果采用图8(a)所示的运算放大器，即使工作点提前建立，从a阶段b阶段再到c阶段切换时仍会出现kick-back效应。这是因为，在运算放大器使能到本列被选通前的a阶段，运算放大器负向输入端和输出端电压均为VCM(不考虑失调电压)，在b阶段，虽然最终负向端会稳定到VCM，运算放大器负向端输入管栅源交叠电容上的电荷不会变化，但是由于输出端最终值为VCM+Vsig(Vsig为积分信号)，即负向输入管漏极电压发生了较大变化，变化量为Vsig，导致负向端输入管栅漏交叠电容41上的电荷量发生变化，该电荷变化量由采样电容102提供，因此对采样电容上的信号造成了一定的破坏。对于图8(b)和8 (c)的运算放大器，虽然在SI有效前后输出端电压发生了变化，但负向端输入管源漏电压均不变，因此栅源、栅漏交叠电容上的电荷均未改变，也就不会产生kick-back效应。当然，符合要求的运算放大器也不仅这两种结构，只要运算放大器输出端和负向端输入管之间存在隔离器件，都不会发生kick-back效应。
[0046]以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的【具体实施方式】仅限于此，对于本发明所属技术领域的技术人员来说，在不脱离本发明思路的前提下，还可以设计若干简单的替换，都应当视为属于本发明所提交的权利要求书确定的专利保护范围。
【主权项】
1.一种CMOS图像传感器读出电路中列缓冲器信号完整性优化电路，其特征在于:包括列缓冲器，所述列缓冲器包括运算放大器(10)，列选通开关(11)，反馈开关(12)，第一积分信号选通开关(13)和第二信号选通开关(15)，第一参考信号选通开关(14)和第二参考信号选通开关(16)，第一积分信号采样开关(18)和第二积分信号采样开关(19)，第一参考信号采样开关(17)和第二参考信号采样开关(100)，参考信号采样保持电容(101)，及积分信号采样保持电容(102)； 所述运算放大器(10)正输入端与共模电平VCM连接，输出端上连接有列选通开关(11); 所述反馈开关(12)两端分别接运算放大器(10)输出端和负向输入端； 所述参考信号采样保持电容(101)上极板通过第一参考信号采样开关(17)连接至前级可编程增益放大器输出端，积分信号采样保持电容(102)通过第一积分信号采样开关(18)连接至前级可编程增益放大器输出端； 所述第一积分信号选通开关(13)两端分别接运算放大器(10)输出端和积分信号采样电容(102)的上极板，第二信号选通开关(15)两端分别接运算放大器(10)负输入端和积分信号米样电容(102)的下极板； 第一参考信号选通开关(14)两端分别接运算放大器(10)输出端和参考信号采样电容(101)的上极板，第二参考信号选通开关(16)两端分别接运算放大器(10)负输入端和参考信号米样电容(101)的下极板； 第二参考信号采样开关(100)两端分别接运算放大器(10)正输入端和参考信号采样电容(101)的下极板，第二积分信号采样开关(19)两端分别接运算放大器(10)正输入端和参考信号采样电容(102)的下极板。
2.根据权利要求1所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化电路，其特征在于:所述运算放大器(10)的输出端和负向端输入管之间存在隔离器件。
3.根据权利要求1所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化电路的优化方法，其特征在于:包括以下步骤:在采样后读取某列数据时，该列缓冲器需提前一个时钟周期进入使能状态，且将运算放大器(10)连接为单位增益形式，以建立运算放大器(10)工作点，而后列选通开关(11)接通，反馈开关(12)断开，期间积分信号选通开关和参考信号选通开关依次接通，分别输出积分信号和参考信号。
4.根据权利要求3所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化方法，其特征在于:所述采样阶段包括以下步骤，第一参考信号采样开关(17)、第一积分信号采样开关(18)、第二积分信号采样开关(19)和第二参考信号采样开关(100)接通，参考信号米样保持电容(101)和积分信号米样保持电容(102)分别完成对参考信号和积分信号的米样，采样完成后第一参考信号采样开关(17)和第一积分信号采样开关(18)断开，而第二积分信号采样开关(19)和第二参考信号采样开关(100)仍处于接通状态，电容处于对采样信号的保持状态，上述处理过程各列列缓冲器并行完成。
5.根据权利要求4所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化方法，其特征在于:所述第一参考信号采样开关(17)和第一积分信号采样开关(18)的控制时序受前级可编程增益放大器约束。
6.根据权利要求3所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化方法，其特征在于:所述输出积分信号步骤包括以下步骤，第一积分信号选通开关(13)和第二积分信号选通开关(15)接通，积分信号采样电容(102)跨接到运算放大器(10)负向输入端和输出端，第二积分信号米样开关(19)断开。
7.根据权利要求3所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化方法，其特征在于:所述输出参考信号步骤包括以下步骤，第一参考信号选通开关(14)和第二参考信号选通开关(16)接通，参考信号采样电容(101)跨接到运算放大器(10)负向输入端和输出端，同时，参考信号采样开关(100)断开。
8.根据权利要求3所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化方法，其特征在于:所述建立运算放大器(10)工作点时，需要共模电平VCM的电压以保证运算放大器输出电压范围最大化。
【专利摘要】本发明公开了一种CMOS图像传感器列缓冲器信号完整性优化电路及其方法，该优化电路包括运算放大，列选通开关，反馈开关，积分信号选通开关，参考信号选通开关，积分信号采样开关，参考信号采样开关，参考信号采样保持电容，积分信号采样保持电容。和传统读出电路列缓冲器相比，本发明避免了传统结构缓冲器从休眠模式到使能模式切换时因运算放大器工作点的较大变化导致的kick-back(回踢)效应。同时，该结构也避免了在进行二次相关双采样时，两个采样保持电容与列缓冲器输入端寄生电容发生的电荷分享效应，大大抑制了列缓冲器对采样保持电路信号完整性的破坏。
【IPC分类】H04N5-378, H04N5-374
【公开号】CN104836966
【申请号】CN201510188200
【发明人】韩本光, 吴龙胜, 何杰, 郭仲杰
【申请人】中国航天科技集团公司第九研究院第七七一研究所
【公开日】2015年8月12日
【申请日】2015年4月20日