低信噪比sc-fde系统同步方法及同步装置的制造方法
【技术领域】
[0001] 本发明涉及通信领域，更具体地说，涉及一种低信噪比SC-FDE系统同步方法及同 步装置。
【背景技术】
[0002] 随着抗衰落技术和无线信号的低功率接收技术的发展，未来低信噪比条件下 SC-FDE的研究将成为一个热点，特别是"weightless"（一种低功耗的广域物联网技术标 准）已经将SC-FDE技术作为物理层的主要传输方案。在低信噪比条件下实现M2M，不仅需 要在信噪比和数据吞吐率之间取得平衡和折中，还要求能够在15公里内实现信号的抗多 径传输。对于低信噪比M2M(MachinetoMachine，机器与机器间通信）数字通信系统而言， 同步是一个十分重要的问题。
[0003] 传统的SC-FDE系统同步算法多用接收信号本身前后两部分做相关来进行算法的 设计，基于这种思想的算法对频偏大小不敏感，并且在一定程度上也能解决信号多径传输 带来的问题。但是这些同步算法基本上都是面向较高信噪比，并且同步精度较差，究其原因 主要是因为利用接收信号本身做相关的方法对噪声很敏感，在信噪比较差的情况下同步性 能很差。当接收信号的信噪比较低，同时载波频偏范围又较大时，传统的同步算法往往很难 完成信号的较高精度的同步。
[0004] 因此，需要开发一种面向低信噪比无线通信接收系统的同步技术。
【发明内容】
[0005] 本发明要解决的技术问题在于，针对现有技术的低信噪比条件下传统SC-FDE系 统同步算法的同步性能差的缺陷，提供一种低信噪比SC-FDE系统同步方法及同步装置，其 能够实现信号的精确同步。
[0006] 本发明解决其技术问题所采用的技术方案是：提供一种低信噪比SC-FDE系统同 步方法，其中，发送端发送包含第一训练序列A、第二训练序列B、循环前缀CP和数据符号的 数据帧，接收端接收所述数据帧并执行如下步骤：
[0007] S1.利用第一训练序列A采用并行码相位搜索算法进行数据帧的检测、并获得到 粗频偏估计值以纠正粗频偏值从而获得经过粗频偏纠正之后的数据符号；
[0008] S2.利用第二训练序列B进行细频偏估计，以纠正细频偏值从而获得经过细频偏 纠正之后的数据符号；及
[0009]S3.利用第二训练序列B进行符号定时估计；
[0010] 其中，
[0011] 所述第一训练序列A由周期长度为L1的ZC序列重复T1次构成，其中，L1和T1均 为正整数，且4 <LI< 12、3000 <T1 < 5000,其中T1的值取决于L1、最大频偏范围及信 噪比；
[0012] 所述第二训练序列B由周期长度为L2的ZC序列重复T2次构成，其中，L2和T2均 为正整数，且 1024 <L2 < 3072、2 <T2 < 6。
[0013] 在本发明所述的低信噪比SC-FDE系统同步方法中，所述循环前缀CP的长度的设 置使得在步骤S3中对符号定时估计点引入一提前量Ng，且对于主径不是第一径的多径信 道所述提前量Ng的大小至少大于主径和第一径的最大时延。
[0014] 在本发明所述的低信噪比SC-FDE系统同步方法中，步骤S1包括：
[0015]S1-1.将接收到的信号与数字振荡器（NC0)产生的正交载波进行混频操作，然后 将混频的输出与本地训练序列利用FFT(快速傅立叶变换）模块和IFFT(快速傅立叶逆变 换）模块进行相关运算，得到相关运算的结果；
[0016]S1-2.对所述相关运算的结果利用周期累加的方式实现预定长度的相干积分，对 相干积分后的I和Q两路输出取模运算并平方相加后得到最终的检测判定值V;
[0017]S1-3.将所述检测判定值V与设定的阈值Vt进行比较，以判定是否检测到数据帧； 且
[0018]当检测到数据帧时，帧检测模块停止工作并且给出DDS此时的频率值作为所述粗 频偏估计值；
[0019] 当没有检测到数据帧时，更新DDS的频率值并重复步骤S1-1至步骤S1-3重新进 行搜索，直到检测到数据帧为止。
[0020] 在本发明所述的低信噪比SC-FDE系统同步方法中，
[0021] 步骤S2包括：利用本地训练序列和接收到的第二训练序列B进行相关运算，并利 用相关运算的结果进行载波的细频偏估计；
[0022] 步骤S3包括：利用步骤2中本地训练序列和接收到的第二训练序列B相关运算的 结果对所述数据符号进行符号定时估计。
[0023] 在本发明所述的低信噪比SC-FDE系统同步方法中，步骤S2中利用相关运算的结 果进行载波的细频偏估计进一步包括：根据相关运算的结果确定第二训练序列B的起始位 置，并根据所述起始位置计算归一化的细频偏估计值。
[0024] 在本发明所述的低信噪比SC-FDE系统同步方法中，
[0025] 所述FFT(快速傅立叶变换）的长度N为1024点，所述循环前缀CP的长度大于91 点，发射端相邻符号的时间间隔^为0. 2ys;且所述第一训练序列中，LI= 8、T1 = 3800 ; 所述第二训练序列中，L2 = 2048、T2 = 2。
[0026] 在本发明所述的低信噪比SC-FDE系统同步方法中，所述循环前缀CP的长度为128 点、所述SC-FDE系统的信噪比低至-15dB、及最大的归一化载波频偏值为1. 2。
[0027] 本发明解决其技术问题所采用的另一技术方案是：构造一种低信噪比SC-FDE系 统的同步装置，其中，所述低信噪比SC-FDE系统的发射端发送的数据帧包含第一训练序列 A、第二训练序列B、循环前缀CP和数据符号，所述同步装置包括：
[0028] 帧检测模块，其利用第一训练序列A采用并行码相位搜索算法进行数据帧的检 测、并获得到粗频偏估计值以纠正粗频偏值从而获得经过粗频偏纠正之后的数据符号；
[0029] 细频偏纠正模块，其利用第二训练序列B进行细频偏估计，以纠正细频偏值从而 获得经过细频偏纠正之后的数据符号；及
[0030] 符号定时模块，其利用第二训练序列B进行符号定时估计；
[0031]其中，
[0032] 所述第一训练序列A由周期长度为L1的ZC序列重复T1次构成，其中，L1和T1均 为正整数，且4 <LI< 12、3000 <T1 < 5000,其中T1的值取决于L1、最大频偏范围及信 噪比；
[0033] 所述第二训练序列B由周期长度为L2的ZC序列重复T2次构成，其中，L2和T2均 为正整数，且 1024 <L2 < 3072、2 <T2 < 6。
[0034] 在本发明所述的低信噪比SC-FDE系统的同步装置中，所述循环前缀CP的长度的 设置使得所述符号定时模块对符号定时估计点引入一提前量Ng，且对于主径不是第一径的 多径信道所述提前量Ng的大小至少大于主径和第一径的最大时延。
[0035] 在本发明所述的低信噪比SC-FDE系统的同步装置中，所述帧检测模块包括：
[0036] 混频模块，用于将接收到的信号与数字振荡器（NC0)产生的正交载波进行混频；
[0037] 第一FFT(快速傅立叶变换）模块，用于对混频的输出进行快速傅立叶变换；
[0038] 第二FFT(快速傅立叶变换）模块，用于对本地训练序列进行快速傅立叶变换；
[0039] 共辄模块，用于对第二FFT模块的输出进行复数共辄运算；
[0040] IFFT(快速傅立叶逆变换）模块，用于对快速傅立叶变化运算与复数共辄运算的 混频输出进行快速傅立叶逆变换，得到相关运算后的I分量和Q分量；
[0041] I分量相干积分模块，利用周期累加的方式对相关运算后的I分量进行预定长度 的相干积分；
[0042] Q分量相干积分模块，利用周期累加的方式对相关运算后的Q分量进行预定长度 的相干积分；
[0043]I分量取模及平方