系统同步算法的优缺点，以及在低信噪比条件下的 局限性，本发明提出了上述低信噪比条件下SC-FDE系统的同步算法。因为目前大部分 SC-FDE系统的同步算法都是基于接收到的训练序列本身做相关运算来设计的，所以在信噪 比较低的情况下同步精度很差。本发明提出利用接收到的训练序列和本地的训练序列做 相关运算，降低了噪声对于信号同步精度的影响，并且解决了接收信号的主径不是其第一 径时导致的符号定时点滞后的问题。本发明的低信噪比SC-FDE系统同步技术是在借鉴了 0FDM(0rthogonalFrequencyDivisionMultiplexing,正交频分复用技术）的同步算法和 GPS接收机的信号搜索算法等已有算法思想的基础上，提出的一种低信噪比SC-FDE系统同 步技术，适用于低信噪比条件下的M2M通信。
[0120] 以上实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人 士能够了解本发明的内容并据此实施，并不能限制本发明的保护范围。凡跟本发明权利要 求范围所做的均等变化与修饰，均应属于本发明权利要求的涵盖范围。
【主权项】
1. 一种低信噪比SC-FDE系统同步方法，其特征在于，发送端发送包含第一训练序列A、 第二训练序列B、循环前缀CP和数据符号的数据帧，接收端接收所述数据帧并执行如下步 骤：51. 利用第一训练序列A采用并行码相位搜索算法进行数据帧的检测、并获得到粗频 偏估计值以纠正粗频偏值从而获得经过粗频偏纠正之后的数据符号；52. 利用第二训练序列B进行细频偏估计，以纠正细频偏值从而获得经过细频偏纠正 之后的数据符号；及53. 利用第二训练序列B进行符号定时估计； 其中， 所述第一训练序列A由周期长度为Ll的ZC序列重复Tl次构成，其中，Ll和Tl均为 正整数，且4 < LI < 12、3000 < Tl < 5000,其中Tl的值取决于LU最大频偏范围及信噪 比； 所述第二训练序列B由周期长度为L2的ZC序列重复T2次构成，其中，L2和T2均为 正整数，且 1024 < L2 < 3072、2 < T2 < 6。2. 根据权利要求1所述的低信噪比SC-FDE系统同步方法，其特征在于，所述循环前缀 CP的长度的设置使得在步骤S3中对符号定时估计点引入一提前量Ng，且对于主径不是第 一径的多径信道所述提前量Ng的大小至少大于主径和第一径的最大时延。3. 根据权利要求2所述的低信噪比SC-FDE系统同步方法，其特征在于，步骤Sl包括： S1-1.将接收到的信号与数字振荡器（NCO)产生的正交载波进行混频操作，然后将混 频的输出与本地训练序列利用FFT(快速傅立叶变换）模块和IFFT(快速傅立叶逆变换） 模块进行相关运算，得到相关运算的结果； S1-2.对所述相关运算的结果利用周期累加的方式实现预定长度的相干积分，对相干 积分后的I和Q两路输出取模运算并平方相加后得到最终的检测判定值V ; S1-3.将所述检测判定值V与设定的阈值Vt进行比较，以判定是否检测到数据帧；且 当检测到数据帧时，帧检测模块停止工作并且给出DDS此时的频率值作为所述粗频偏 估计值； 当没有检测到数据帧时，更新DDS的频率值并重复步骤Sl-I至步骤S1-3重新进行搜 索，直到检测到数据帧为止。4. 根据权利要求3所述的低信噪比SC-FDE系统同步方法，其特征在于， 步骤S2包括：利用本地训练序列和接收到的第二训练序列B进行相关运算，并利用相 关运算的结果进行载波的细频偏估计； 步骤S3包括：利用步骤2中本地训练序列和接收到的第二训练序列B相关运算的结果 对所述数据符号进行符号定时估计。5. 根据权利要求4所述的低信噪比SC-FDE系统同步方法，其特征在于，步骤S2中利用 相关运算的结果进行载波的细频偏估计进一步包括：根据相关运算的结果确定第二训练序 列B的起始位置，并根据所述起始位置计算归一化的细频偏估计值。6. 根据权利要求3至5中任一项所述的低信噪比SC-FDE系统同步方法，其特征在于， 所述FFT (快速傅立叶变换）的长度N为1024点，所述循环前缀CP的长度大于91点， 发射端相邻符号的时间间隔TsS 0. 2 y s ;且所述第一训练序列中，Ll = 8、Tl = 3800 ;所 述第二训练序列中，L2 = 2048、T2 = 2。7. 根据权利要求6所述的低信噪比SC-FDE系统同步方法，其特征在于，所述循环前缀 CP的长度为128点、所述SC-FDE系统的信噪比低至-15dB、及最大的归一化载波频偏值为 1. 2〇8. -种低信噪比SC-FDE系统的同步装置，其特征在于，所述低信噪比SC-FDE系统的发 射端发送的数据帧包含第一训练序列A、第二训练序列B、循环前缀CP和数据符号，所述同 步装置包括： 帧检测模块，其利用第一训练序列A采用并行码相位搜索算法进行数据帧的检测、并 获得到粗频偏估计值以纠正粗频偏值从而获得经过粗频偏纠正之后的数据符号； 细频偏纠正模块，其利用第二训练序列B进行细频偏估计，以纠正细频偏值从而获得 经过细频偏纠正之后的数据符号；及 符号定时模块，其利用第二训练序列B进行符号定时估计； 其中， 所述第一训练序列A由周期长度为Ll的ZC序列重复Tl次构成，其中，Ll和Tl均为 正整数，且4 < LI < 12、3000 < Tl < 5000,其中Tl的值取决于LU最大频偏范围及信噪 比； 所述第二训练序列B由周期长度为L2的ZC序列重复T2次构成，其中，L2和T2均为 正整数，且 1024 < L2 < 3072、2 < T2 < 6。9. 根据权利要求8所述的低信噪比SC-FDE系统的同步装置，其特征在于，所述循环前 缀CP的长度的设置使得所述符号定时模块对符号定时估计点引入一提前量Ng，且对于主 径不是第一径的多径信道所述提前量Ng的大小至少大于主径和第一径的最大时延。10. 根据权利要求9所述的低信噪比SC-FDE系统的同步装置，其特征在于，所述帧检测 丰吴块包括： 混频模块，用于将接收到的信号与数字振荡器（NCO)产生的正交载波进行混频； 第一 FFT (快速傅立叶变换）模块，用于对混频的输出进行快速傅立叶变换； 第二FFT (快速傅立叶变换）模块，用于对本地训练序列进行快速傅立叶变换； 共辄模块，用于对第二FFT模块的输出进行复数共辄运算； IFFT (快速傅立叶逆变换）模块，用于对快速傅立叶变化运算与复数共辄运算的混频 输出进行快速傅立叶逆变换，得到相关运算后的I分量和Q分量； I分量相干积分模块，利用周期累加的方式对相关运算后的I分量进行预定长度的相 干积分； Q分量相干积分模块，利用周期累加的方式对相关运算后的Q分量进行预定长度的相 干积分； I分量取模及平方模块，用于对相干积分后的I分量取模运算并平方，得到I2; Q分量取模及平方模块，用于对相干积分后的Q分量取模运算并平方，得到Q2; 加法模块，用于对I2和Q2进行加法运算，得到检测判定值V ; 比较模块，将所述检测判定值V与设定的阈值Vt进行比较，以判定是否检测到数据帧。
【专利摘要】本发明涉及低信噪比SC-FDE系统同步方法及同步装置。同步方法包括：发送端发送包含第一训练序列A、第二训练序列B、循环前缀CP和数据符号的数据帧，接收端接收数据帧并执行如下步骤：S1.利用第一训练序列A采用并行码相位搜索算法进行数据帧的检测、并获得到粗频偏估计值以纠正粗频偏值从而获得经过粗频偏纠正之后的数据符号；S2.利用第二训练序列B进行细频偏估计，以纠正细频偏值从而获得经过细频偏纠正之后的数据符号；及S3.利用第二训练序列B进行符号定时估计。实施本发明可以有效地抵抗噪声的影响,并且可以实现较大载波频偏检测范围，纠正足够大的频偏，完成信号的高精度同步。
【IPC分类】H04L7/00
【公开号】CN105007150
【申请号】CN201510350857
【发明人】董时富, 刘咏平, 吴嘉谊
【申请人】深圳市金溢科技股份有限公司
【公开日】2015年10月28日
【申请日】2015年6月23日