参考图4，图4为发明人通过多次实验测试获得的PMOS晶体管的饱和电流密度、栅极结构与隔离结构之间的横向距离SA之间的关系图。
[0044]所述测试过程中，在不改变栅极结构长度及晶体管的形成工艺的前提下，仅改变所述栅极结构与隔离结构之间的横向距离，对所述具有不同的横向距离SA的PMOS晶体管进行测试获得不同的饱和电流密度。
[0045]由图4可以看出，所述PMOS晶体管的饱和电流密度随栅极结构与隔离结构之间的横向距离SA的增大而减小。
[0046]从所述图3和图4中可以看出，可以增大NMOS晶体管的栅极结构与隔离结构之间的横向距离SA，从而提高NMOS晶体管的饱和电流；可以减小PMOS晶体管的栅极结构与隔离结构之间的横向距离SA，从而提高PMOS晶体管的饱和电流。
[0047]这是由于所述隔离结构会对晶体管的沟道区域产生压应力作用，所述压应力作用会提高沟道区域内空穴载流子的迁移率，而降低电子载流子的迁移率，所以增大NMOS的栅极结构和隔离结构之间的横向距离可以提高NMOS晶体管的饱和电流，而降低PMOS栅极结构和隔离结构之间的横向距离可以提高PMOS晶体管的饱和电流。
[0048]本发明的实施例中，提出一种新的结构的CMOS反相器，使得延迟时间τ大幅度下降，提高了 CMOS反相器的性能。
[0049]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0050]请参考图5,为所述CMOS反相器中NMOS晶体管的结构示意图。
[0051]所述CMOS反相器中的NMOS晶体管包括:第一有源区100 ;包围所述第一有源区100的第一隔离结构110 ;第一栅极结构120，所述第一栅极结构120由若干平行排列的第一部分121和与所述第一部分121的垂直相连的第二部分122组成，所述第二部分122和第一部分121的首尾顺次连接形成单向连续的第一栅极结构120。
[0052]本实施例中，所述第一栅极结构120的第一部分121横跨在第一有源区100表面，并且所述第一部分121的两端位于第一隔离结构110表面，所述第二部分122位于第一隔离结构110表面。在本发明的其他实施例中，所述第一部分121和第二部分122还可以都位于第一有源区100的表面。
[0053]所述第一栅极结构120包括第一栅极和位于所述第一栅极下方的第一栅介质层。本实施例中，所述第一栅极的材料为多晶硅，所述第一栅介质层的材料为氧化硅。在本发明的其他实施例中，所述第一栅极的材料还可以是Al、W、TiN等金属栅极材料，所述第一栅介质层的材料还可以是Hf02、ZrO2等高K介质材料。
[0054]本发明的实施例中，所述NMOS晶体管还包括:与所述第一栅极结构120连接的第一连接结构123，所述第一连接结构123用于与CMOS反相器中的PMOS晶体管的第二栅极结构连接；位于所述第一有源区100和第一连接结构123上的第一金属互连结构130。
[0055]所述第一栅极结构120下方的部分第一有源区100作为所述NMOS晶体管的沟道区域。所述第一有源区的宽度为fc2，第一栅极结构120的相邻第一部分121之间的间距为Ns，所述第一部分121与第一隔离结构110之间的最小横向距离为SAn2，所述横向距离是指:第一有源区100与第一隔离结构110之间平行于第一部分121的边界与第一部分121之间的距离，所述横向距离垂直于第一部分的延伸方向。相邻第一部分之间的间距N小于第一部分与第一隔离结构之间的最小横向距离SAn2。
[0056]由于第一栅极结构120的第一部分121横跨在第一有源区100表面，并且平行排列，所以，不同位置处的第一部分121距离第一隔离结构110的横向距离不相同。
[0057]本实施例中，所述第一部分121的个数为4，则所述NMOS晶体管的沟道区域的长度为Ln2=4Wn2。在本发明的其他实施例中，可以根据NMOS晶体管的沟道区域的长度需要设置多个第一部分121。
[0058]所述NMOS晶体管的单位面积的寄生电容密度为Cn，所述寄生电容密度与晶体管的形成工艺相关，采用相同的形成工艺形成的晶体管的寄生电容密度相同。所述NMOS晶体管的寄生电容大小等于寄生电容密度与第一栅极结构两侧有源区面积的乘积，具体的，所述NMOS晶体管的第一栅极结构两侧的有源区的面积为Sn2，Sn2=2 X SAn2 X Wn2+3 X Ns X Wn2,所以所述NMOS晶体管的寄生电容Cn2=(2XSAn2XWn2+3XNsXWn2) XCn。
[0059]而对比现有技术中的CMOS反相器中的NMOS结构(请参考图6)，现有NMOS结构中的栅极结构与隔离结构之间的距离为SAnl，有源区的长度为Wnl即NMOS晶体管的沟道区域长度，与本实施例中的NMOS晶体管的沟道区域长度相同。现有NMOS晶体管与本实施例中的NMOS晶体管采用相同的工艺形成，所以与本实施例中的晶体管具有相同的寄生电容密度Cn，现有结构NMOS晶体管的栅极结构两侧的有源区的面积为Snl，Snl=2X SAnl XWnl，所以，现有结构的NMOS晶体管的寄生电容为Cnl，Cnl= (2XSAnlXffnl) XCn。
[0060]本实施例中，所述CMOS反相器的NMOS晶体管的沟道区域长度Ln2=4Wn2，而现有结构的NMOS晶体管的沟道区域长度为Lnl=Wnl,由于Ln2=Lnl,所以Lnl=Wnl=4Wn2,所以,Cnl=(2XSAnlXffnl) XCn= (2 X SAnl X 4ffn2) X Cn=8 X SAnl X Wn2 X Cn。
[0061]在SAnl=SAn2 的情况下，Cnl=8 X SAnl X Wn2 X Cn=8 X SAn2 X Wn2 X Cn。
[0062]本方明的实施例中，Ns彡 SAn2，所以 Cn2 彡(2 X SAn2 X Wn2+3 X SAn2 X Wn2 ) X Cn=5SAn2Xffn2,比较所述Cnl和Cn2，可以看出，Cnl>Cn2。
[0063]综上，在沟道区域长度相同的情况下，采用本实施例中的NMOS结构可以减低第一栅极结构两侧的有源区的面积，从而降低所述NMOS晶体管的寄生电容，从而降低NMOS晶体管的延迟时间。
[0064]本实施例中，SAn2=0.33um, Ns=0.28um, Wn2=lum,得到的 Cn2= (2 X SAn2 X Wn2+3 XNsXffn2) XCn=L 5um2XCn。
[0065]对于相同沟道区域长度的现有结构的NMOS晶体管，SAnl=0.33um, Wnl=4um,得到的 Cnl= (2XSAnlXffnl) XCn=2.64um2XCn。
[0066]所以，本实施例中，对于沟道区域长度为4um的NMOS晶体管，Cn2=56.8%Cnl，与现有技术相比，寄生电容有了大幅的下降，进而大幅减小了 NMOS晶体管的延迟时间τ。
[0067]由于第一隔离结构110与第一有源区100之间，具有与第一部分121平行的部分边界，与所述部分边界最接近的第一部分121与第一隔离结构110之间的横向距离为SAn2，则其他位置处的第一部分121与第一隔离结构110之间的横向距离均大于SAn2，所以其他位置处的第一部分121的电流密度得到提高(请参考图3)，从而可以提高NMOS晶体管的饱和电流，降低所述NMOS晶体管的延迟时间。本实施例中，所述NMOS晶体管的饱和电流为In2，而同样沟道区域长度的现有技术中的NMOS晶体管的饱和电流为Inl，可以从图3中的图标判断出，In2 ^ 110%Inl。所以，本实施例中的NMOS晶体管的延迟时间τ n2 义 51.7 τ nlo
[0068]所以，所述NMOS晶体管的结构，可以降低栅极结构两侧的有源区的面积，从而降低晶体管的寄生电容，并且同时可以提高晶体管的饱和电流，从而降低所述NMOS晶体管的延迟时间，提高NMOS晶体管的性能，从而降低CMOS反相器的延迟时间，提高CMOS反相器的性能。
[0069]请参考图7，为CMOS反相器的PMOS晶体管的结构示意图。
[0070]所述PMOS晶体管包括第二有源区200，包围所述第二有源区200的第二隔离结构210，位于所述第二有源区200上的第二栅极结构220。
[0071]所述第二栅极结构220包括第二栅极和位于所述第二栅极下方的第二栅介质层。本实施例中，所述第二栅极的材料为多晶硅，所述第二栅介质层的材料为氧化硅。在本发明的其他实施例中，所述第二栅极的材料还可以是Al、W、TiN等金属栅极材料，所述第二栅介质层的材料还可以是Hf02、Zr02等高K介质材料。本实施例中，所述第二栅极结构220为长条形。
[0072]本发明的实施例中，所述PMOS晶体管还包括:与所述第二栅极结构220连接的第二连接结构223，所述第二连接结构223用于与CMOS反相器中的NMOS晶体管的第一连接结构连接；位于所述第二有源区200上的第二金属互连结构230。本实施例中，所述第二金属互连结构部分位于第二有源区100表面，从而可以减小所述第二栅极结构220和第二隔离结构210之间的横向距离。
[0073]本实施例中，所述第二隔离结构210表面形成有连接所述第二有源区200的多晶硅层(图中未示出)，作为连接层，所述第二金属互连结构230位于有源区200表面，部分位于连接层表面，从而可以减小所述第二栅极结构220两侧的第二有源区的面积，降低所述PMOS晶体管的寄生电容，从而降低PMOS晶体管的延迟时间。
[0074]所述第二栅极结构220下方的部分第二有源区200作为所述PMOS