移位寄存器单元及驱动方法、栅极驱动电路和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及驱动方法、栅极驱动电路和显示装置。
【背景技术】
[0002]随着液晶显示不断的发展，高分辨率、窄边框成为液晶显示发展的趋势，而栅极移位寄存器在显示面板中的应用，是实现窄边框与高分辨率的重要方法之一。
[0003]TFT-LCD (Thin Film Transistor-Liquid Crystal Display 薄膜场效应晶体管-液晶显示器)的驱动器主要包括栅极驱动电路与数据驱动电路，而栅极驱动电路主要由多级移位寄存器单元组成，每一级移位寄存器单元均与一根栅线对接，通过移位寄存器单元的输出信号，逐行扫描驱动像素TFT。但是现有的移位寄存器单元不能解决由于时钟信号引起的耦合电压的问题，不能在实现双向扫描的同时使得噪音的干扰降到最低，采用的薄膜晶体管多，不利于实现窄边框，成本高，良率低。
【发明内容】
[0004]本发明的主要目的在于提供一种移位寄存器单元及驱动方法、栅极驱动电路和显示装置，解决了现有技术中不能在实现阈值电压补偿以及双向扫描的同时使得噪音的干扰降到最低，采用的薄膜晶体管多，不利于实现窄边框的问题。
[0005]为了达到上述目的，本发明提供了一种移位寄存器单元，包括输入端、栅极驱动信号输出端和复位端，所述移位寄存器单元还包括:
[0006]上拉晶体管，栅极与上拉节点连接，第一极接入第一时钟信号，第二极与所述栅极驱动信号输出端连接；
[0007]下拉晶体管，栅极与下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极接入第一低电平；
[0008]下拉节点控制模块，接入所述第一低电平和所述第一时钟信号，并分别与所述上拉节点和所述下拉节点连接，用于在每一显示周期的预充电阶段控制所述下拉节点的电位为低电位，在每一显示周期的输出阶段控制该下拉节点的电位维持为低电位，还用于在每一显示周期的第一放噪阶段控制将所述下拉节点的电位上拉为高电位，从而控制所述下拉晶体管导通，使得所述栅极驱动信号输出端输出低电平；
[0009]上拉节点控制模块，接入高电平、所述第一低电平和第二低电平，并分别与上拉节点、所述下拉节点、所述输入端和所述复位端连接，用于在每一显示周期的预充电阶段控制所述上拉节点的电位被拉高为高电位，在每一显示周期的输出阶段控制所述上拉节点的电位被进一步自举拉高，从而控制所述上拉晶体管保持导通，使得所述栅极驱动信号输出端输出所述第一时钟信号，在每一显示周期的复位阶段控制所述上拉节点的电位被拉低为低电位，并在每一显示周期的第一放噪阶段和第二放噪阶段控制所述上拉节点的电位维持为低电位，从而控制所述上拉晶体管关断；
[0010]以及，输出放噪晶体管，栅极接入第二时钟信号，第一极与所述栅极驱动信号输出端连接，第二端接入所述第一低电平，在每一显示周期的预充电阶段、复位阶段和第二放噪阶段导通，以对所述栅极驱动信号输出端进行放噪，使得所述栅极驱动信号输出端输出低电平；
[0011]所述第一时钟信号和所述第二时钟信号反相。
[0012]实施时，所述下拉节点控制模块，还接入所述第二时钟信号，用于在每一显示周期的复位阶段和第二放噪阶段将所述下拉节点的电位拉高为高电位，从而通过所述上拉节点控制模块进一步控制所述上拉节点的电位为低电位，通过所述输出放噪晶体管进一步控制所述栅极驱动信号输出端输出低电平。
[0013]实施时，所述下拉节点控制模块包括:
[0014]第一下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极接入所述第一低电平；
[0015]以及，下拉节点控制电容，连接于所述下拉节点和第一时钟信号输出端之间。
[0016]实施时，所述下拉节点控制模块还包括:
[0017]第二下拉节点控制晶体管，栅极接入所述第二时钟信号，第一极与所述下拉节点连接，第二极接入所述第二时钟信号。
[0018]实施时，所述上拉节点控制模块包括第一晶体管、第二晶体管、上拉节点控制晶体管和存储电容，其中，
[0019]所述上拉节点控制晶体管，栅极与所述下拉节点连接，第一极接入所述第一低电平，第二极与所述上拉节点连接；
[0020]所述存储电容，连接与所述上拉节点和所述栅极驱动信号输出端之间；
[0021]在正向扫描时:所述第一晶体管，栅极与所述输入端连接，第一极接入所述高电平，第二极与所述上拉节点连接；
[0022]所述第二晶体管，栅极与所述复位端连接，第一极与所述上拉节点连接，第二极接入所述第二低电平；
[0023]在反向扫描时:所述第一晶体管，栅极与所述复位端连接，第一极接入所述第二低电平，第二极与所述上拉节点连接；
[0024]所述第二晶体管，栅极与所述输入端连接，第一极与所述上拉节点连接，第二极接入所述高电平。
[0025]本发明还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述驱动方法包括:在每一显示周期内，在正向扫描和反向扫描时:
[0026]在预充电阶段，输入端接入高电平，复位端接入低电平，第一时钟信号为低电平，第二时钟信号为高电平，上拉节点控制模块控制上拉节点的电位被拉高为高电位，从而控制上拉晶体管导通，下拉节点控制模块控制下拉节点的电位为低电位，从而控制下拉晶体管关断，所述输出放噪晶体管导通，栅极驱动信号输出端输出低电平，所述输出放噪晶体管；
[0027]在输出阶段，所述输入端接入低电平。所述复位端接入低电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，上拉节点控制模块控制所述上拉节点的电位被进一步自举拉高，从而控制所述上拉晶体管保持导通，使得所述栅极驱动信号输出端输出所述第一时钟信号，下拉节点控制模块控制该下拉节点的电位维持为低电位；
[0028]在复位阶段，所述输入端接入低电平，所述复位端接入高电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，上拉节点控制模块控制所述上拉节点的电位被拉低为低电位，所述输出放噪晶体管导通，以对所述栅极驱动信号输出端进行放噪，使得所述栅极驱动信号输出端输出低电平；
[0029]在第一放噪阶段，所述输入端接入低电平，所述复位端接入低电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，上拉节点控制模块控制所述上拉节点的电位维持为低电位，从而控制所述上拉晶体管关断，下拉节点控制模块控制将所述下拉节点的电位上拉为高电位，从而控制所述下拉晶体管导通，使得所述栅极驱动信号输出端输出低电平；
[0030]在第二放噪阶段，所述输入端接入低电平，所述复位端接入低电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，上拉节点控制模块控制所述上拉节点的电位维持为低电位，从而控制所述上拉晶体管关断，所述输出放噪晶体管导通，以对所述栅极驱动信号输出端进行放噪，使得所述栅极驱动信号输出端输出低电平。
[0031]实施时，本发明所述的移位寄存器单元的驱动方法还包括:在一显示周期内第二放噪阶段结束后至下一显示周期开始前，重复所述第一放噪阶段和所述第二放噪阶段。
[0032]实施时，本发明所述的移位寄存器单元的驱动方法还包括:
[0033]在每一显示周期的复位阶段和第二放噪阶段，下拉节点控制模块所述下拉节点的电位拉高为高电位，从而通过所述上拉节点控制模块进一步控制所述上拉节点的电位为低电位，通过所述输出放噪晶体管进一步控制所述栅极驱动信号输出端输出低电平。
[0034]本发明还提供了一种显示装置，包括上述的栅极驱动电路。
[0035]与现有技术相比，本发明所述的移位寄存器单元及驱动方法、栅极驱动电路和显示装置，利用每个元器件实现栅极驱动信号输出端无效时，不断进行降噪，使噪音的干扰降到最低，解决了由时钟信号引起的耦合电压问题，提高了良率；运用的薄膜晶体管较少，从而实可以现窄边框设计，降低成本，同时可以实现双向扫描。
【附图说明】
[0036]图1是本发明实施例所述的移位寄存器单元的结构图；
[0037]图2是本发明另一实施例所述的移位寄存器单元的结构图；
[0038]图3是本发明实施例所述的栅极驱动电路的结构图；
[0039]图4是正向扫描的第η级移位寄存器单元G (η)的第一具体实施例的电路图；
[0040]图5是图4所示的移位寄存器单元在正向扫描时的工作时序图；
[0041]图6是正向扫描的第η级移位寄存器单元G(n)的第二具体实施例的电路图；
[0042]图7是图6所示的移位寄存器单元在正向扫描时的工作时序图；
[0043]图8是反向扫描的第η级移位寄存器单元G(n)的第一具体实施例的电路图；
[0044]图9是图8所示的移位寄存器单元在反向扫描时的工作时序图。
【具体实施方式】
[0045]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0046]如图1所示，本发明实施例所述的移位寄存器单元，包括输入端Input、栅极驱动信号输出端Output和复位端Reset，所述移位寄存器单元还包括:
[0047]上拉晶体管Mll，栅极与上拉节点I3U连接，第一极接入第一时钟信号CLK，第二极与所述栅极驱动信号输出端Output连接；
[0048]下拉晶体管M12，栅极与下拉节点H)连接，第一极与所述栅极驱动信号输出端连接Output，第二极接入第一低电平VGL ；
[0049]下拉节点控制模块11，接入所述第一低电平VGL和所述第一时钟信号CLK，并