复位端接入高电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，上拉节点控制模块控制所述上拉节点的电位被拉低为低电位，所述输出放噪晶体管导通，以对所述栅极驱动信号输出端进行放噪，使得所述栅极驱动信号输出端输出低电平；
[0132]在第一放噪阶段，所述输入端接入低电平，所述复位端接入低电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，上拉节点控制模块控制所述上拉节点的电位维持为低电位，从而控制所述上拉晶体管关断，下拉节点控制模块控制将所述下拉节点的电位上拉为高电位，从而控制所述下拉晶体管导通，使得所述栅极驱动信号输出端输出低电平；
[0133]在第二放噪阶段，所述输入端接入低电平，所述复位端接入低电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，上拉节点控制模块控制所述上拉节点的电位维持为低电位，从而控制所述上拉晶体管关断，所述输出放噪晶体管导通，以对所述栅极驱动信号输出端进行放噪，使得所述栅极驱动信号输出端输出低电平。
[0134]实施时，本发明所述的移位寄存器单元的驱动方法还包括:在一显示周期内第二放噪阶段结束后至下一显示周期开始前，重复所述第一放噪阶段和所述第二放噪阶段。
[0135]实施时，本发明所述的移位寄存器单元的驱动方法还包括:
[0136]在每一显示周期的复位阶段和第二放噪阶段，下拉节点控制模块所述下拉节点的电位拉高为高电位，从而通过所述上拉节点控制模块进一步控制所述上拉节点的电位为低电位，通过所述输出放噪晶体管进一步控制所述栅极驱动信号输出端输出低电平。
[0137]本发明实施例所述的显示装置，包括上述的栅极驱动电路。
[0138]该显示装置可以为液晶显示器、液晶电视、OLED (Organic Light-EmittingD1de，有机电致发光二极管)显示面板、OLED显示器、OLED电视或电子纸等显示装置。
[0139]以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种移位寄存器单元，其特征在于，包括输入端、栅极驱动信号输出端和复位端，所述移位寄存器单元还包括: 上拉晶体管，栅极与上拉节点连接，第一极接入第一时钟信号，第二极与所述栅极驱动信号输出端连接； 下拉晶体管，栅极与下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极接入第一低电平； 下拉节点控制模块，接入所述第一低电平和所述第一时钟信号，并分别与所述上拉节点和所述下拉节点连接，用于在每一显示周期的预充电阶段控制所述下拉节点的电位为低电位，在每一显示周期的输出阶段控制该下拉节点的电位维持为低电位，还用于在每一显示周期的第一放噪阶段控制将所述下拉节点的电位上拉为高电位，从而控制所述下拉晶体管导通，使得所述栅极驱动信号输出端输出低电平； 上拉节点控制模块，接入高电平、所述第一低电平和第二低电平，并分别与上拉节点、所述下拉节点、所述输入端和所述复位端连接，用于在每一显示周期的预充电阶段控制所述上拉节点的电位被拉高为高电位，在每一显示周期的输出阶段控制所述上拉节点的电位被进一步自举拉高，从而控制所述上拉晶体管保持导通，使得所述栅极驱动信号输出端输出所述第一时钟信号，在每一显示周期的复位阶段控制所述上拉节点的电位被拉低为低电位，并在每一显示周期的第一放噪阶段和第二放噪阶段控制所述上拉节点的电位维持为低电位，从而控制所述上拉晶体管关断； 以及，输出放噪晶体管，栅极接入第二时钟信号，第一极与所述栅极驱动信号输出端连接，第二端接入所述第一低电平，在每一显示周期的预充电阶段、复位阶段和第二放噪阶段导通，以对所述栅极驱动信号输出端进行放噪，使得所述栅极驱动信号输出端输出低电平； 所述第一时钟信号和所述第二时钟信号反相。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉节点控制模块，还接入所述第二时钟信号，用于在每一显示周期的复位阶段和第二放噪阶段将所述下拉节点的电位拉高为高电位，从而通过所述上拉节点控制模块进一步控制所述上拉节点的电位为低电位，通过所述输出放噪晶体管进一步控制所述栅极驱动信号输出端输出低电平。
3.如权利要求2所述的移位寄存器单元，其特征在于，所述下拉节点控制模块包括: 第一下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极接入所述第一低电平； 以及，下拉节点控制电容，连接于所述下拉节点和第一时钟信号输出端之间。
4.如权利要求3所述的移位寄存器单元，其特征在于，所述下拉节点控制模块还包括: 第二下拉节点控制晶体管，栅极接入所述第二时钟信号，第一极与所述下拉节点连接，第二极接入所述第二时钟信号。
5.如权利要求1至4中任一权利要求所述的移位寄存器单元，其特征在于，所述上拉节点控制模块包括第一晶体管、第二晶体管、上拉节点控制晶体管和存储电容，其中， 所述上拉节点控制晶体管，栅极与所述下拉节点连接，第一极接入所述第一低电平，第二极与所述上拉节点连接； 所述存储电容，连接与所述上拉节点和所述栅极驱动信号输出端之间； 在正向扫描时:所述第一晶体管，栅极与所述输入端连接，第一极接入所述高电平，第二极与所述上拉节点连接； 所述第二晶体管，栅极与所述复位端连接，第一极与所述上拉节点连接，第二极接入所述第二低电平； 在反向扫描时:所述第一晶体管，栅极与所述复位端连接，第一极接入所述第二低电平，第二极与所述上拉节点连接； 所述第二晶体管，栅极与所述输入端连接，第一极与所述上拉节点连接，第二极接入所述高电平。
6.一种移位寄存器单元的驱动方法，应用于如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，所述驱动方法包括:在每一显示周期内，在正向扫描和反向扫描时: 在预充电阶段，输入端接入高电平，复位端接入低电平，第一时钟信号为低电平，第二时钟信号为高电平，上拉节点控制模块控制上拉节点的电位被拉高为高电位，从而控制上拉晶体管导通，下拉节点控制模块控制下拉节点的电位为低电位，从而控制下拉晶体管关断，所述输出放噪晶体管导通，栅极驱动信号输出端输出低电平，所述输出放噪晶体管； 在输出阶段，所述输入端接入低电平。所述复位端接入低电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，上拉节点控制模块控制所述上拉节点的电位被进一步自举拉高，从而控制所述上拉晶体管保持导通，使得所述栅极驱动信号输出端输出所述第一时钟信号，下拉节点控制模块控制该下拉节点的电位维持为低电位； 在复位阶段，所述输入端接入低电平，所述复位端接入高电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，上拉节点控制模块控制所述上拉节点的电位被拉低为低电位，所述输出放噪晶体管导通，以对所述栅极驱动信号输出端进行放噪，使得所述栅极驱动信号输出端输出低电平； 在第一放噪阶段，所述输入端接入低电平，所述复位端接入低电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，上拉节点控制模块控制所述上拉节点的电位维持为低电位，从而控制所述上拉晶体管关断，下拉节点控制模块控制将所述下拉节点的电位上拉为高电位，从而控制所述下拉晶体管导通，使得所述栅极驱动信号输出端输出低电平; 在第二放噪阶段，所述输入端接入低电平，所述复位端接入低电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，上拉节点控制模块控制所述上拉节点的电位维持为低电位，从而控制所述上拉晶体管关断，所述输出放噪晶体管导通，以对所述栅极驱动信号输出端进行放噪，使得所述栅极驱动信号输出端输出低电平。
7.如权利要求6所述的移位寄存器单元的驱动方法，其特征在于，还包括:在一显示周期内第二放噪阶段结束后至下一显示周期开始前，重复所述第一放噪阶段和所述第二放噪阶段。
8.如权利要求6或7所述的移位寄存器单元的驱动方法，其特征在于，所述驱动方法还包括: 在每一显示周期的复位阶段和第二放噪阶段，下拉节点控制模块所述下拉节点的电位拉高为高电位，从而通过所述上拉节点控制模块进一步控制所述上拉节点的电位为低电位，通过所述输出放噪晶体管进一步控制所述栅极驱动信号输出端输出低电平。
9.一种栅极驱动电路，其特征在于，包括沉积在阵列基板上的多级如权利要求1至5中任一权利要求所述的移位寄存器单元； 第一级移位寄存器单元的输入端接入开启信号； 除了第一级移位寄存器单元之外，每一级移位寄存器单元的输入端与相邻上一级移位寄存器单元的栅极驱动信号输出端连接； 除了最后一级移位寄存器单元之外，每一级移位寄存器单元的复位端与相邻下一级移位寄存器单元的栅极驱动信号输出端连接； 最后一级移位寄存器单元的复位端接入复位信号。
10.一种显示装置，其特征在于，包括如权利要求9所述的栅极驱动电路。
【专利摘要】本发明提供了一种移位寄存器单元及驱动方法、栅极驱动电路和显示装置。所述移位寄存器单元包括输入端、栅极驱动信号输出端、复位端、上拉晶体管、下拉晶体管、下拉节点控制模块、上拉节点控制模块和输出放噪晶体管；下拉节点控制模块在第一放噪阶段控制将下拉节点的电位上拉为高电位，控制下拉晶体管导通，使栅极驱动信号输出端输出低电平；上拉节点控制模块在复位阶段控制上拉节点的电位被拉低为低电位，并在第一放噪阶段和第二放噪阶段控制上拉节点的电位维持为低电位，控制上拉晶体管关断。发明解决了由时钟信号引起的耦合电压问题，提高了良率；运用的薄膜晶体管较少，从而实可以现窄边框设计，降低成，同时可以实现双向扫描。
【IPC分类】G11C19-28, G09G3-36
【公开号】CN104575429
【申请号】CN201510051457
【发明人】古宏刚, 李小和, 邵贤杰, 董职福, 张晓洁, 姚利利
【申请人】合肥京东方光电科技有限公司, 京东方科技集团股份有限公司
【公开日】2015年4月29日
【申请日】2015年1月30日