第三导电图形160。例如图1A所示，第一导电层12利用蚀刻方式而形成三个彼此独立且隔离的第一导电图形120，第二导电层13以蚀刻方式形成一个第二导电图形130，第三导电层16以蚀刻方式形成三个第三导电图形160，该第一导电图形120与对应的第一导电通孔103相连接而导通，第二导电图形130与对应的第二导电通孔104相连接而导通，第三导电图形160与对应的第三导电通孔150相连接而导通。本实施例中，第二电子组件17可利用一固着材料173而黏着于第一导电层12上，其中固着材料173(可为但不限于)例如是焊锡、银(Ag)胶、银烧结(sintering)、扩散软焊(Diffus1n soldering)或是非导电胶等所构成。焊接程序可为:将固着材料173 (焊锡)熔融且引流至第二电子组件17与第一导电层12的接面，使第二电子组件17与第一导电层12相互连接。固着材料173可为例如锡膏。
[0083]于一些实施例中，第一导电层12、第二导电层13以及第三导电层16(可为但不限于)例如是由铜或其他导电材料所构成，并分别以例如电镀或沉积方式形成于第一绝缘层10的顶面101、底面102以及第二绝缘层15的顶面151上。第三导电图形160以及第二导电图形130可分别作为封装结构I的接触垫，以使封装结构I可利用表面安装技术设置于一系统电路板(未图标)上。
[0084]于本实施例中，第一电子组件11以及第二电子组件17可分别为主动组件或是无源组件，例如但不限于芯片、整合性功率组件、金属氧化物半导体场效晶体管(MOSFET)、绝缘栅双极性晶体管(Insulated-gate bipolar transistor, IGBT)、二极管(D1de)、电容、电阻、电感或保险丝等。第一电子组件11内埋于第一绝缘层10内，且位于多个第一导电通孔103以及多个第二导电通孔104之间。位于第一电子组件11的上表面111的第一导接端110通过第一导电通孔103而与对应的第一导电图形120相连接而导通。第一电子组件11的下表面112的第一导接端110通过第二导电通孔104与对应的第二导电图形130的相连接而导通。第二电子组件17内埋于第二绝缘层15内，且位于多个第三导电通孔150以及第一导电层12之间。位于第二电子组件17的上表面171的第二导接端170通过第三导电通孔150而与对应的第三导电图形160相连接而导通。第二电子组件17的下表面172的第二导接端170通过直接设置于对应的第一导电图形120上而与该第一导电图形120相连接导通。因此，第三导电图形160以及第二导电图形130可作为封装结构I的接触垫，使封装结构I可以表面安装技术安装于一系统电路板上，此时第一电子组件11的多个第一导接端110以及第二电子组件17的多个第二导接端170便可分别通过对应的第二导电图形130及第三导电图形160而与系统电路板上的线路或其它电子组件等电性连接。
[0085]于一些实施例中，第一电子组件11及第二电子组件17以金属氧化物半导体场效晶体管为较佳，如图1A所示，第一电子组件11及第二电子组件17分别具有三个第一导接端110及三个第二导接端170，亦即分别为栅极、源极及漏极，其中第一电子组件11的栅极、源极及漏极的任二者设置于第一电子组件11的上表面111，第一电子组件11的栅极、源极及漏极的另一者设置于第一电子组件11的下表面112。第二电子组件17的栅极、源极及漏极的任二者设置于第二电子组件17的上表面171，第二电子组件17的栅极、源极及漏极的另一者设置于第二电子组件17的下表面172。
[0086]于一些实施例中，封装结构I还具有至少一导热部件14，例如图1A所示，封装结构I具有多个导热部件14，内埋于第一绝缘层10内，且设置于第一电子组件11的至少一侧边，例如设置于第一电子组件11的水平侧，其中导热部件14部分外露于第一绝缘层10，用以传导第一电子组件11产生的热能至封装结构I的外部。
[0087]于上述实施例中，两个导热部件14内埋于第一绝缘层10内，且分别设置于第一电子组件11的至少一侧边，例如图1A所示，两个导热部件14(可为但不限于)例如是设置于电子组件11的水平侧，两个导热部件14分别部分外露于第一绝缘层10的第一侧面106及第二侧面107，用以当第一电子组件11运作时，将第一电子组件11产生并传导至第一绝缘层10的热能传导至封装结构I的外部。于一些实施例中，多个导热部件14可由金属材质的同一导线架(Lead frame)所构成，借此多个导热部件14不但可具有导热特性，还可因金属材质而具有导电特性，又于第一电子组件11的四侧面上，可设置至少一导热部件14，可将第一电子组件11的热以水平方向导出。此外，多个导热部件14并不局限于由导线架所构成，也可为具导热特性的陶瓷基板(ceramic substrate)所构成。当然导热部件14亦可为其它导热特性佳的材质所构成。
[0088]于一些实施例中，多个导热部件14之间彼此独立而隔离，换言之，即多个导热部件14之间并不具有相互导通的关系。此外，导热部件14、第一导电层12、第二导电层13及第三导电层16的厚度并不局限，可依内埋于第一绝缘层10内的第一电子组件11的厚度、内埋于第二绝缘层15内的第二电子组件17的厚度以及封装结构I的散热需求来改变。当然，导热部件14并不局限于内埋于第一绝缘层10内，于其它实施例中，也可改内埋于第二绝缘层15内(未图示)，或是同时内埋于第一绝缘层10以及第二绝缘层15内。当导热部件14内埋于第二绝缘层15内时，设置于第二电子组件17的至少一侧边，例如是设置于第二电子组件17的四个侧边的其中一个侧边，其中导热部件14同样部分外露于第二绝缘层15，用以传导第二电子组件17产生的热能至封装结构I的外部。
[0089]请参阅图1B并配合图1A，其中第IB为图1A所示的封装结构的散热方向示意图。于一些实施例中，如图1B所示，第一绝缘层10还具有至少一第四导电通孔105，第四导电通孔105的第一端与第二导电层13相连接，第四导电通孔105的第二端与对应的导热部件14相连接，用以当第一电子组件11所产生的热能传导至第二导电层13时，可通过第四导电通孔105进一步将热能传导至导热部件14，此外，第一电子组件11以及第二电子组件17所产生的热能也由第三导电层16、第二导电层13而传导至封装结构I的外部的上方及下方，因此第一电子组件11及第二电子组件17的热能便如图1B中所标示的箭头方向传导至封装结构I的外部，以提升散热效率。当然，本实施例也可略作变化，如图1C所示，第四导电通孔105的第一端与第一导电层12相连接，第四导电通孔105的第二端与对应的导热部件14相连接，用以当第一电子组件11所产生的热能传导至第一导电层12时，可通过第四导电通孔105进一步将热能传导至导热部件14，以提升散热效率。
[0090]此外，封装结构I的第一绝缘层10还具有至少一第五导电通孔108及至少一第六导电通孔109。第五导电通孔108的第一端与对应的第一导电图形120相连接，第五导电通孔108的第二端与对应的导热部件14相连接，第六导电通孔109的第一端与对应的第二导电图形130相连接，第六导电通孔109的第二端与对应的导热部件14相连接。通过第五导电通孔108、第六导电通孔109及导热部件14所形成导热路径，可有效提升散热效率，且可将第二导电图形130与对应的第一导电图形120导接。此外，第二绝缘层15还具有至少一第七导电通孔152，第七导电通孔152的第一端与对应的第三导电图形160相连接，第七导电通孔152的第二端与对应的第一导电图形120相连接，用以当第一电子组件11所产生的热能传导至第一导电层12时，可通过第七导电通孔152进一步将热能传导至第三导电层16，以提升散热效率，同时使第一导电层12及第三导电层16相导通，借此当第二电子组件17的第二导接端170设置于与第七导电通孔152相连接导通的第一导电层12上时，第二导接端170可通过第七导电通孔152而与第三导电层16相导通(如图2所示)。第四导电通孔105、第五导电通孔108、第六导电通孔109以及第七导电通孔152的形成方式相同于第一导电通孔103及第二导电通孔104，于此不再赘述。
[0091]当本实施例的封装结构I的第一电子组件11及第二电子组件17开始运作并产生热能时，由于第一电子组件11的第一导接端110通过对应的第一导电通孔103及/或第二导电通孔104而与对应的第一导电图形120及/或第二导电图形130相导通，且第二电子组件17的第二导接端170与第一导电图形120相导通及/或通过对应的第三导电通孔150而与对应的第三导电图形160相导通,而第七导电通孔152可与第一导电层12以及第三导电层16分别连接，借此第一电子组件11的第一导接端110、对应的第一导电通孔103及/或第二导电通孔104、对应的第一导电图形120及/或第二导电图形130之间可形成导电及导热路径，而第二电子组件17的第二导接端170、对应的第一导电图形12